| Задать вопрос |
|
Извините если ламерский вопрос, но опыта совем нет.
Есть небольшой автомат для epm3064. Но использует 66 регистров, вместо доступных 64 из-за того, что input wire slot преобразовывает в регистры....
igor-v
|
18.03.2025 16:55
|
0 |
649 |
|
|
Использую плату DEO-Nano.Пытаюсь сделать высокоскоростной SPI на Verilog, складывает принятые биты в кольцевой буфер. Можно наверное попытаться посмотреть в Signal Tap отладочные сигналы. Но чтобы в...
jykm
|
14.03.2025 14:43
|
0 |
401 |
|
|
Всё началось в 2019 году, когда в Logisim был выполнен эскиз процессора, пародийного на RISC.
Вся суть пародии заключалась в том, что для выполнения одной эффективной операции требовалось выполнить...
Alikberov
|
14.03.2025 13:00
|
7 |
846 |
|
|
С некоторыми оговорками сделал мигание светодиодов в процессе always, формируя за цикл два импульса разной длительности. Также пробовал формировать два сигнала с одним импульсом, и использовать wire...
jykm
|
28.02.2025 09:45
|
1 |
827 |
|
|
Где бы посмотреть пример записи от ПЛИС в SRAM с использованием IP ядра, например AXI4?
jykm
|
27.02.2025 14:05
|
0 |
279 |
|
|
Необходимо написать код на ПЛИС c использованием языка Verilog. Необходимо сделать 7 регистров, в которые загружаются биты данных 1 0 0 0 0 0 0. После загрузки данных (в регистр номер 1 - загружается...
Happy15645
|
20.02.2025 18:41
|
5 |
728 |
|
|
У меня запустился проект, вывод на индикатор счетчика нажатия кнопки,главный модуль смешанного типа, структурное описание модуля антидребезга, остальное в самом модуле. В этом главном модуле есть...
jykm
|
20.02.2025 10:33
|
2 |
329 |
|
|
как создать дешифратор, используя схему на фото, в программе Quartus 9.1 service pack 1
Daster123
|
15.02.2025 22:27
|
1 |
396 |
|
|
В i2c биты адреса идут старший бит первый?
jykm
|
12.02.2025 03:54
|
1 |
283 |
|
|
Я изучаю программирование ПЛИС самостоятельно по книге "Цифровой синтез". Возникли сложности с одной задачей из этой книги. В образовательных целях предлагается реализовать JK-триггер на основе...
AngelicQuasar
|
01.02.2025 09:41
|
1 |
271 |
|
|
В VHDL пытаюсь определить нажатие клавиши. Идея такая: если нажата клавиша, то key1 = '0' читаю клавишу через 0,1 с и если опять '0' то считаю нажатой, изменяю переменную номера состояния, и гашу...
jykm
|
30.01.2025 04:17
|
0 |
319 |
|
|
Уважаемые знатоки, дали задание на лабораторную работу. Нужно подключить usb мышь на плату de2-115 и сделать подобие счётчика, при нажатии лкм +1, при нажатии пкм -1, вообще никак не могу понять как...
Valer1y
|
14.01.2025 07:28
|
1 |
467 |
|
|
Сейчас у меня на руках есть пара железок с FPGA:
* Cyclone II (Quarus II 13)
* Spartan VI (ISE 14,7)
Какие есть открытые инструменты для программирования под эти "камни"?
Max Dark
|
07.01.2025 12:16
|
4 |
688 |
|
|
В сети есть такое, нашёл тут https://peterfab.com/ref/verilog/verilog_renerta/mobile/source/vrg00003.htm. Интересует таблица истинности
. В частности при N control = 1, а P control = Z можно...
Hrethgir
|
28.12.2024 23:39
|
1 |
355 |
|
|
В некоторых специфичных схемах, построенных ради скорости срабатывания по иной архитектуре, при запуске схемы возникает на выходе сигнал ошибки , его можно сбросить подав на любой их входов сигнал...
Hrethgir
|
28.12.2024 05:51
|
1 |
283 |
|
|
Здравствуйте. Не могли бы Вы мне помочь? Я нашел статью, где описано как извлекать квадратный корень из числа. Проблема в том, что Quartus не дает его скомпилировать. Возможно, переход на язык...
Rimr2
|
02.12.2024 17:05
|
0 |
1,131 |
|
|
library IEEE;
use IEEE.STD_LOGIC_1164.all;
use IEEE.numeric_std.all;
entity rx_framer is
port(
clk_i : in STD_LOGIC;
rst_i : in STD_LOGIC;
s_axis_valid_i : in STD_LOGIC;...
eyukin
|
02.12.2024 11:12
|
1 |
637 |
|
|
Проблема - попробовал Gowin osciloscop. Выбор импульса для выбрки взял из примера для светодиодов https://wiki.sipeed.com/hardware/en/tang/Tang-Nano-9K/examples/led.html
sys_clk .
Отслеживал...
Hrethgir
|
05.11.2024 07:23
|
3 |
537 |
|
|
Такое дело:
wire MSypple = 0;
assign se = MSypple;
assign se = MSypple;
assign se = MSypple;
assign se = MSypple;
assign lim = limfil;
assign se = limfil;
Hrethgir
|
20.10.2024 14:08
|
1 |
633 |
|
|
Статическая логика не имеет минимальной тактовой частоты — тактирование может быть остановлено на неопределенное время.
Посоветуйте литературу, где это наиболее рассмотрено применительно к FPGA....
Hrethgir
|
17.10.2024 22:35
|
7 |
991 |
|
|
Добрый день, друзья!
Сразу оговорюсь, что я не специалист в ПЛИС (да и в радиоэлектронике нуб)
Задача:
Есть два видеопотока на Вход (тут можно подстроиться и передавать видео по наиболее...
denismix
|
12.10.2024 20:04
|
0 |
303 |
|
|
Здравствуйте! Не могли бы Вы помочь разобраться? На вход АЦП подается выпрямленное синусоидальное напряжение. Выход АЦП подключен к ПЛИС, где установлен компаратор (lpm_compare9). Компаратор...
Rimr2
|
07.10.2024 21:46
|
3 |
439 |
|
|
Здравствуйте. Не могли бы Вы помочь? Мне необходимо, чтобы при увеличении и последующем уменьшении чисел на входе ПЛИС, было запомнено самое большое за период.
Например, на вход «D» поступает...
Rimr2
|
03.10.2024 17:47
|
1 |
363 |
|
|
В LiberoSoc пытаюсь просимулировать удаленный терминал интерфейса MIL-STD-1553B при помощи IP ядра Core1553BRT_APB. Для этого использую пользовательский тестбенч, предоставляемый этим ядром. При...
Bill Septimus
|
27.09.2024 18:30
|
1 |
581 |
|
|
Пытаюсь освоить плату. Уже менял выходящий сигнал с 0 на 1, так как думал, что может не на всех платах пины идущие на диоды инверсные - безрезультатно
.
Прошивка загружается - однозначно, но диод...
Hrethgir
|
22.09.2024 20:32
|
6 |
500 |
|
|
Мини ПК продают с предустановленной ОС. И там достаточно современные и мощные. Имеет ли смысл купить именно для работы с ПЛИС? С ноутбуком как-то всё тяжеловато (особенно когда пользуешься ОС...
Hrethgir
|
11.09.2024 17:39
|
4 |
662 |
|
|
Доброго времени суток, появилось дикое желание изучить принцип работы памяти DDR2 SDRAM и написать контроллер на языке Verilog для такого типа памяти, который умеет считывать/записывать в пакетном...
StarVlad
|
08.09.2024 17:57
|
1 |
999 |
|
|
Счётчик
module MyCount
(input clk, sens, output led);
reg count =1;
reg led_reg = 1;
assign led = led_reg;
wire sens1;
assign sens1 = sens;
always @ (posedge clk)
begin
Hrethgir
|
09.08.2024 18:33
|
7 |
1,060 |
|
|
Делаю всё как тут написано https://wiki.sipeed.com/hardware/en/tang/Tang-Nano-9K/examples/led.html, ошибок нет, но и нет задержки в секундах (в долях точнее), которое было потрачено на прошивку, ну и...
Hrethgir
|
28.07.2024 12:55
|
7 |
649 |
|
|
Здравствуйте!
Подскажите пожалуйста по такому вопросу.
Каковы базовые вещи при освоении ПЛИС в части ввода-вывода информации?
С такими задачами сталкиваюсь впервые, киньте какую-нибудь идею,...
Istorik
|
18.07.2024 22:49
|
55 |
2,731 |
|
|
Какова скорость прохождения сигнала через вентиль не логический? Типа транзистор, или ближе к разделу если, то в Logisim он выглядит так, как на изображении. Называется конкретно в этой программе он...
Hrethgir
|
15.07.2024 21:58
|
262 |
14,774 |
|
|
Все транзисторные примитивы - квадратные, а на сайтах посвященных IDE - как положено, согласно описанию. Из-за лицензии?
Hrethgir
|
06.07.2024 06:35
|
3 |
463 |
|
|
Здравствуйте, я реализую КИХ-фильтр на VHDL в Vivado. Не получается грамотно наладить процессы взаимодействия между ip-ядрами из которых состоит фильтр, единственное чего я смог добиться, то, что на...
BlackMarch
|
28.06.2024 13:56
|
9 |
775 |
|
|
Здравствуйте.
Я хочу начать осваивать ПЛИС.
Насколько я знаю, есть два производителя FPGA, какой из них предпочтительнее в плане бОльшей доступности и стоимости самих чипов. А так же в плане...
putman
|
26.06.2024 11:05
|
11 |
738 |
|
|
Боюсь терять время на поиск инфрмации - это может стать очень долго...поэтому решился всё таки на вопрос...
В моём понимании цепь то-же что и провод net . Мне нужен массив однобитовых портов....
Hrethgir
|
25.06.2024 12:13
|
3 |
273 |
|
|
Есть кит IGLOO 2, мною был реализован uart с помощью каталога внутри Libero SOC (модуль называется CoreUART). Этот модуль позволяет передавать по 8 бит с заданной частотой. частоту я ставил 115200....
crashkita23
|
14.05.2024 10:21
|
2 |
832 |
|
|
Самый большой кэш, наверное самый первый в запуске который будет - кэш кода, если будет встречаться цикл loop with parameter LWP, то он будет подгружаться автоматически в кэш циклов, где счётчики...
Hrethgir
|
05.05.2024 12:23
|
4 |
697 |
|
|
Функция (процедура) преобразования шестнадцатеричного представления числа в десятичное представление. Помогите пожалуйста
Annns
|
04.05.2024 12:27
|
6 |
519 |
|
|
И это всё, что связывает её со временем в самом прямом смысле слова
.
Конечно пролистал я больше, и даже публикации, но этот момент удручает.
Это всё, что посвящено тактированию в книге, как я...
Hrethgir
|
04.05.2024 11:58
|
6 |
698 |
|
|
Здравствуйте всем, есть вопрос, как на verilog сделать считывание данных с линии, насколько я понял, это можно сделать через сдвиговый регистр, а потом например по счетчику(когда считаю 1 байт...
_Leafpool_
|
04.05.2024 11:54
|
1 |
370 |
|
|
Здравствуйте, помогите пожалуйста нарисовать логическую схему jk триггера в базисе ИЛИ-НЕ и таблицу состояний.
Martus1
|
04.05.2024 08:12
|
1 |
987 |
|
|
Счётчик с коэф.пересчёта 5. Сижу весь день не могу понять почему у меня дальше 4-ёх не идёт. Хотя, вроде, обнуляю счётчики с помощью и-не..
MurphQG
|
17.04.2024 23:21
|
5 |
557 |
|
|
Всем доброго времени суток. На базе ПЛИС Altera Cyclone II EP2C5Q208I8N бала разработана и создана печатная плата. Для конфигурации ПЛИС используется микросхема конфигурации EPC2LI20. Режим...
Delfin
|
17.04.2024 20:20
|
0 |
489 |
|
|
Столкнулся со странной особеностью симуляторов схем (Proteus, EveryCircuit). Транзисторы, катушки, микроконтроллеры в них работают на ура, а вот повторить D-type flip flop на логических элементах не...
vadim23409
|
08.04.2024 23:45
|
2 |
3,191 |
|
|
Реализовать 4-х разрядный параллельный регистр с входом разрешения En, входом синхронной установки в начальном состоянии sSet. Начальное состояние, указываемое через параметр на этапе...
Annns
|
04.04.2024 14:44
|
0 |
301 |
|
|
Имеется цепь ячеек памяти размером в бит с рандомным содержимым. Нужно перебрать последовательно ячейки и зажечь диод, если содержимое ячейки равно 1. Программа Qucs. Заранее благодарен за помощь. По...
Hrethgir
|
31.03.2024 21:27
|
67 |
2,979 |
|
|
.
ничё так, работет, импортозамещение.
Hrethgir
|
31.03.2024 16:36
|
7 |
553 |
|
|
Имеется решение под FPGA для создания собственного процессора и плата приобретённая для реализации xc7z020clg400-2
, а так-же все файлы (с заверения продавца на алиэкспресс) необходимые для работы с...
Hrethgir
|
17.03.2024 22:37
|
2 |
655 |
|
|
В MAX+PLUS II после компиляции простой схемы на логических элементах компилятор игнорирует все входы. И следовательно их нет в списке для передачи в моделирование. Скрин прилагаю.
Андрей197000
|
09.03.2024 16:03
|
2 |
418 |
|
|
Реализовать дешифратор с 32 информационными выходами и инверсным управляющим входом W.
Annns
|
07.03.2024 13:40
|
0 |
302 |
| Задать вопрос |
