|
|
| Другие темы раздела | |
|
Программируемая логика Счетчик ИЕ5 на VHDL
https://www.cyberforum.ru/ programmable-logic/ thread1448283.html Добрый день! Помогите пожалуйста реализовать ие5 счетчик с делителем частоты 110 на vhdl . Очень нужно!!! Я нарисовала схему, правда не знаю, все ли правильно. Помогите с кодом! Заранее спасибо. |
Синтез схемы синхронного реверсивного счетчика Ксч=8 Программируемая логика Скажите пожалуйста, подходит ли схема под описание: "Используя необходимое количество любых логических элементов и синхронных JK-триггеров с инверсным динамическим управлением и логикой 3И на входах J и K, синтезировать функциональную схему синхронного реверсивного счетчика с Ксч=8". |
|
Программируемая логика Схема умножения n-разрядных чисел
https://www.cyberforum.ru/ programmable-logic/ thread1447533.html Помогите пожалуйста спроектировать схему, умножающую двухбитовое число на трехбитовое. Результат сохранить в регистре хранения. |
Программируемая логика Некорректный ввод чисел при работе с клавиатурой (Quartus) Уважаемые форумчане! В этих делах я совсем новичок и не могу понять в чем проблема. У меня есть схема с клавиатурой. Нажатия клавиш ловит (я его называю модуль 1) блок ввода. Схема во вложении (второй рисунок) В этом модуле 1 происходит преобразование входных сигналов в двоичный код, часть преобразованных сигналов уходит на 4-х разрядный семисегментник, часть уходит для дальнейших расчетов... https://www.cyberforum.ru/ programmable-logic/ thread1444944.html |
|
Программируемая логика Реализовать рекуррентную функцию Помогите реализовать рекуррентную функцию Xn+1 = (A*X0 + C) mod M На схеме во вложении генерируется X1 и его потом нужно подать на мультиплексор, как это грамотно сделать, чтобы первая итерация тоже выполнялась? И второй вопрос. Как сделать задержку, чтобы промежуточный сигнал при умножении не шел на второй сумматор (тот, что суммирует A*X0 и C)? То есть нужно, чтобы на сумматор не... |
Программируемая логика Модуль сумматора с плавающей запятой (AHDL) Ребят, может у кого-нибудь есть или кто-нибудь натыкался на сабж. В общем описание задания: Создать модуль сумматора, производящего сложение двух операндов с плавающей запятой. Код представления - дополнительный ma, mb - мантиссы складываемых чисел ea, eb - порядки чисел (основание = 2) https://www.cyberforum.ru/ programmable-logic/ thread1441784.html |
|
Программируемая логика Последовательное включение делителя и счетчика (VHDL, Quartus)
https://www.cyberforum.ru/ programmable-logic/ thread1441181.html Здравствуйте, форумчане! Вынужденно обращаюсь, так как уже не знаю в каком направлении думать. Задание: последовательно подключить делитель и счетчик. Сделал: делитель, счетчик, подключил их к проекту верхнего уровня. Требуется, чтобы выход с делителы поступал не счетчик, и вот тут загвоздка. Аналогичная прога работает, а моя нет. Вот текст: library ieee; use ieee.std_logic_1164.all;... |
Программируемая логика Сумматор шестнадцатеричных чисел в Logisim Нужно спроектировать схему сумматора с последовательным переносом в программе Logisim, используя одноразрядный сумматор для сложения двух шестнадцатеричных чисел. Для этого нужно перевести эти числа в двоичную систем. Рассчитать необходимую разрядность сумматора. Сложить нужно числа AC(16) DC(16) Помогите, не знаю, как сделать. |
| Программируемая логика Присвоение значиний (Verilog) Здравствуйте. Возник вопрос со сценариями, а точнее с присвоением значений в сценарии, да и в функциях тоже. Есть код: module LED( input SW0, input SW1, input CLOCK, output wireLED ); regGq = 0; regq = 0; https://www.cyberforum.ru/ programmable-logic/ thread1438580.html | Программируемая логика Начальное значение на выходе порта Есть выходной порт std_logic_vector (3 downto 0). Как задать ему начальное значение? https://www.cyberforum.ru/ programmable-logic/ thread1436252.html |
|
Большие числа в Verilog Программируемая логика Здравствуйте. Задача: требуется счётчик, который будет сбрасываться в определенный момент времени, которое равно 135000000000 тактам, то есть 2.7 секунды. module LED( input SW0, input SW1, input CLOCK, output reg LED ); |
Программируемая логика 32-х разрядный умножитель на AHDL
https://www.cyberforum.ru/ programmable-logic/ thread1435395.html Помогите сделать 32-х разрядный умножитель на AHDL , или хотябы алгорит , спасибо |
| 17.05.2015, 00:12 | 0 |
Реализация одноразрядного сумматора - Программируемая логика - Ответ 762507717.05.2015, 00:12. Показов 800. Ответов 2
Метки (Все метки)
Ответ
...а вы на форуме сидите с перевернутым монитором?
Одноразрядный сумматор есть XOR для сигнала и 2-И для формирования сигнала переноса сумматора. Реализовывайте. Вернуться к обсуждению: Реализация одноразрядного сумматора Программируемая логика
0
|
|
| 17.05.2015, 00:12 | |
|
Готовые ответы и решения:
2
Реализация сумматора двух n-значных чисел (Си, AVR Studio 4.18) Проектирование одноразрядного сумматора комбинационного типа Синтез полного одноразрядного двоичного сумматора логическая схема полного одноразрядного двоичного сумматора |
| 17.05.2015, 00:12 | |
| 17.05.2015, 00:12 | |
|
Помогаю со студенческими работами здесь
0
логическая схема полного одноразрядного двоичного сумматора Знак сумматора Модель сумматора Схема 4-х разрядного сумматора Умножение по принципу сумматора Соединить 4-ре одноразрядных сумматора |