|
|
|
| Другие темы раздела | |
| Программируемая логика Как минимизировать такую таблицу истинности? Есть следующая таблица истинности для функций возбуждения автомата Мура на JK триггерах. Как произвести минимизацию такой таблицы с помощью карт Карно? https://www.cyberforum.ru/ programmable-logic/ thread1043236.html |
Магнитный пускатель в Multisim Программируемая логика Не хочу плодить темы, помогите мне сделать элементарный магнитный пускатель в "мультисиме". Реле которые там присутствуют одноконтактные. |
| Программируемая логика Сдвиговые регистры Здравствуйте, у меня такая беда. Задали составить схему , как преподаватель сказал "Сдвигающего регистра". Суть вот в чем: 8 входов и 1 выход , на который подается все 8 сигналов в обратном порядке. Как то так . Я искала в интернете формулу или похожий пример , нахожу только с использованием неизвестных мне деталей. а мне нужно построить имено на логических элементах. Может кто знает формулу по... https://www.cyberforum.ru/ programmable-logic/ thread1041084.html |
Программируемая логика EWB. Анализ работы мультиплексоров
https://www.cyberforum.ru/ programmable-logic/ thread1034245.html Помогите пожалуйста решить задачу. в workbench I. Используя логические элементы, собрать схему 5 канального мультиплексора. Подать на вход второго канала напряжение логической единицы, а на выходе поставить световой индикатор. Задать с помощью адресующего слова приоритетную работу второго информационного канала. II. Проанализировать работу предыдущей схемы с помощью генератора слова Word... |
|
Алгоритм шифрования des на Verilog Программируемая логика друзья помогите реализовать алгоритм шифрования des на Verilog. не могу найти ни одного примера КОДА |
Программируемая логика Синтез JK-триггера на Active-HDL Нужно реализовать в Active-HDL синтез JK триггера на D,используя входы предустановки. Правила форума: 4.7. Как можно более полно описывайте суть проблемы или вопроса, что было сделано для ее решения и какие результаты получены. https://www.cyberforum.ru/ programmable-logic/ thread1031648.html |
| Программируемая логика 4-х разрядный счетчик на JK-триггерах Помогите построить подробную схему в logical circuit 4-х разрядного счетчика на JK-триггерах Правила форума: 4.7. Как можно более полно описывайте суть проблемы или вопроса, что было сделано для ее решения и какие результаты получены. https://www.cyberforum.ru/ programmable-logic/ thread1030956.html |
Минимизация функции Программируемая логика Здравствуйте. Читал учебник (Алексеенко, Шагурин), и кое что не понял. Привожу картинки. Карта Карно для S'1, склейка по нулям, не понимаю как получили такой ответ(см. след. картинку). У меня такой ответ ни в какую не выходит. |
|
Программируемая логика Девятиразрядная схема контроля четности
https://www.cyberforum.ru/ programmable-logic/ thread1028435.html написать программу девятиразрядная схема контроля чётности |
Программируемая логика Прием данных с АЦП AD7705 в ПЛИС
https://www.cyberforum.ru/ programmable-logic/ thread1028299.html Здравствуйте! Помогите,срочно нужно написать программу для передачи данных с AD7705 на ПЛИС. Пытаюсь-не получается,а на этой неделе сдать надо.. Буду признателен. |
|
VHDL. Задание сигналов Программируемая логика Здравствуйте! Создаю небольшую программку в Xilinx, в файле, в котором нужно писать код, необходимо сделать следующее: есть 3 входа, на них с небольшой задержкой должны подаваться числа от 0 до 7 в двоичном виде: т.е. 000, 001, 010, 011, 100, 101, 110 и 111. Пишу следующее:tb : PROCESS BEGIN for x1 in 0 to 1 loop for x2 in 0 to 1 loop for x3 in 0 to 1 loop wait for 10 ns; end loop;... |
Программируемая логика Накапливающий сумматор конвейерной архитектуры Здравствуйте,помогите,пожалуйста нарисовать функциональную схему накапливающего сумматора конвейерной архитектуры (6 разрядный).Накапливаются 6 разрядные данные в 10 временных дискретах.В каждом дискрете 7 отсчетов.Данные поступают синхронно,с периодическим повторением через 10 временных дискретов.Нужно использовать цепочку д -триггеров,с параллельной синхронной записью. Заранее спасибо. https://www.cyberforum.ru/ programmable-logic/ thread1025628.html |
|
0 / 0 / 0
Регистрация: 21.03.2010
Сообщений: 46
|
|
| 05.05.2013, 21:40 | 0 |
Делители частоты - Программируемая логика - Ответ 451390705.05.2013, 21:40. Показов 20317. Ответов 40
Метки (Все метки)
Ответ
Дело не в читали/не читали - дело в понимании. Я просто не понимаю. За весь день нашел кучу разных схем, смоделировал множество разных счетчиков-делителей, но заработали у меня только те, что делят частоту на степень двойки. Я уверен, что эта схема (собранная по последнему рисунку от raxp) собрана правильно, если нижний вход D-триггера - это сброс (он не подписан).
Это задание-однодневка, т.е. я в глаза не видел триггеров до него и скорее всего никогда не увижу после. Вернуться к обсуждению: Делители частоты Программируемая логика
0
|
|
| 05.05.2013, 21:40 | |
|
Готовые ответы и решения:
40
Различие частоты сигнала и частоты его АКФ
Делители частоты Получить слова длиной Х по убыванию частоты появления в тексте с указанием этой частоты |
| 05.05.2013, 21:40 | |
| 05.05.2013, 21:40 | |
|
Помогаю со студенческими работами здесь
0
Определить частоты частости, накопленные частоты и частости для данных статистических данны Делители Делители Делители Делители... |