|
|
|
| Другие темы раздела | ||||||||||||||||||||||||||||||||||||
| Программируемая логика Не прошивается tang nano 9k Делаю всё как тут написано https://wiki.sipeed.com/hardware/en/tang/Tang-Nano-9K/examples/led.html, ошибок нет, но и нет задержки в секундах (в долях точнее), которое было потрачено на прошивку, ну и в общем-то ничего не происходит после прошивки. Прошивку пытаюсь залить их, не свою. Ничего не происходит. ОС ubuntu, кабеля девайса IDE не видит, но если включить байпасс, как на скрине, и другие... https://www.cyberforum.ru/ programmable-logic/ thread3174830.html |
Программируемая логика Порты массивов цепей Боюсь терять время на поиск инфрмации - это может стать очень долго...поэтому решился всё таки на вопрос... В моём понимании цепь то-же что и провод net . Мне нужен массив однобитовых портов. Исходя из этого я вроде как объявляю одномерный массив однобитовых цепей из трех цепей каждый - два штуки надо input wire se, se2 ); В нижнем левом углу - получаю что-то вроде похожее...но то-ли это?... | |||||||||||||||||||||||||||||||||||
| Программируемая логика Отображение транзисторных примитивов в генерируемой схеме GW IDE Все транзисторные примитивы - квадратные, а на сайтах посвященных IDE - как положено, согласно описанию. Из-за лицензии? https://www.cyberforum.ru/ programmable-logic/ thread3171742.html | Программируемая логика Статическая логика Статическая логика не имеет минимальной тактовой частоты — тактирование может быть остановлено на неопределенное время. Посоветуйте литературу, где это наиболее рассмотрено применительно к FPGA. Заранее благодарен за названия книг и ссылки. Остального не требуется. https://www.cyberforum.ru/ programmable-logic/ thread3168422.html | |||||||||||||||||||||||||||||||||||
|
С чего начать изучение ПЛИС? Программируемая логика Здравствуйте. Я хочу начать осваивать ПЛИС. Насколько я знаю, есть два производителя FPGA, какой из них предпочтительнее в плане бОльшей доступности и стоимости самих чипов. А так же в плане доступности средств разработки и обучающих материалов ? Спасибо! |
Программируемая логика Базовые вещи при освоении ПЛИС в части ввода-вывода информации
https://www.cyberforum.ru/ programmable-logic/ thread3166071.html Здравствуйте! Подскажите пожалуйста по такому вопросу. Каковы базовые вещи при освоении ПЛИС в части ввода-вывода информации? С такими задачами сталкиваюсь впервые, киньте какую-нибудь идею, может есть какая-нибудь литература, которая может помочь в решении данной задачи? Конкретный пример задачи: реализовать на ПЛИС ввод информации со спутника в память, затем вывод информации на один из... | |||||||||||||||||||||||||||||||||||
| Программируемая логика Синхронный jk триггер в базисе ИЛИ-НЕ Здравствуйте, помогите пожалуйста нарисовать логическую схему jk триггера в базисе ИЛИ-НЕ и таблицу состояний. https://www.cyberforum.ru/ programmable-logic/ thread3165082.html |
Программируемая логика Считывание данных verilog Здравствуйте всем, есть вопрос, как на verilog сделать считывание данных с линии, насколько я понял, это можно сделать через сдвиговый регистр, а потом например по счетчику(когда считаю 1 байт сохранить в память, однако загвоздка в том, что данный регистр работает только если его обозначать как output reg, что накладывает ограничение в количестве таких ячеек памяти, т.к. они привязаны к кол-ву... | |||||||||||||||||||||||||||||||||||
|
Программируемая логика VHDL. Функция (процедура) преобразования шестнадцатеричного представления числа в десятичное представление
https://www.cyberforum.ru/ programmable-logic/ thread3164047.html Функция (процедура) преобразования шестнадцатеричного представления числа в десятичное представление. Помогите пожалуйста |
Программируемая логика Конфигурация ПЛИС Altera Cyclone II в режиме Passive Serial
https://www.cyberforum.ru/ programmable-logic/ thread3163967.html Всем доброго времени суток. На базе ПЛИС Altera Cyclone II EP2C5Q208I8N бала разработана и создана печатная плата. Для конфигурации ПЛИС используется микросхема конфигурации EPC2LI20. Режим конфигурации выбран Passive Serial. Проблема заключается в следующем. При конфигурации ПЛИС всегда уходит на переконфигурацию. Её туда отправляет сигнал nSTATUS. С помощью осциллографа, было выяснено, что... | |||||||||||||||||||||||||||||||||||
|
Реализация КИХ-фильтра Программируемая логика Здравствуйте, я реализую КИХ-фильтр на VHDL в Vivado. Не получается грамотно наладить процессы взаимодействия между ip-ядрами из которых состоит фильтр, единственное чего я смог добиться, то, что на выходе получаю переходную характеристику фильтра, при подаче на вход синусойды, а должен получить синусойду с искажениями. Если есть кто разбирается в данный тематике и готов помочь, можете связаться... |
Программируемая логика Реализовать 4-х разрядный параллельный регистр с входом разрешения En, входом синхронной установки в начальном состоянии
Реализовать 4-х разрядный параллельный регистр с входом разрешения En, входом синхронной установки в начальном состоянии sSet. Начальное состояние, указываемое через параметр на этапе синтезакомпиляции в разделе GENERIC. В соответствии с индивидуальным заданием разработать с использованием языка описания аппаратуры VHDL
цифровое устройство в рамках "структурного описания". Помогите пожалуйста, у...
Наверх
| |||||||||||||||||||||||||||||||||||
