Согласование уровней на высокой частоте

29.10.2014, 00:53. **Показов** 5051. **Ответов** 8

Author24 — интернет-сервис помощи студентам

Имеется микросхема с параллельной двунаправленной 8-битной шиной, работающей на частоте 60 МГц (конкретно - микросхема физического уровня USB с интерфейсом ULPI). Нужно с ней работать с FPGA Ottira Cyclone VI. Проблема в том, что напряжение ввода-вывода для этой микросхемы - 1.8 вольта, а на имеющейся плате с FPGA входы VDDIO всех банков ввода-вывода разведены на стабилизатор 3.3В. Как следствие, FPGA может использовать только это напряжение ввода-вывода. Конечно, можно заказать отдельно ПЛИС, сделать свою плату с ней, однако это займёт много времени. А значит нужно подумать о согласовании уровней.

В голову приходит схема с резистивным делителем. Допустим, взять 1.2 кОм и 1 кОм. В таком случае, если ПЛИС подаст свои 3.3В, то они поделятся и получится 1.8. То что нужно. А если USB PHY подаст 1.8В, то они просто пройдут через резистор 1 кОм в ПЛИС без изменения (ну разве что линия данных будет ещё притянута к земле через резистор 1.2 кОм, но тока ножек должно хватить). Вопрос в том, что будет с этим делителем на частоте 60 МГц. Насколько я понимаю, на таких частотах уже будет вовсю проявлятся скин-эффект и влияние индуктивностей проводников. Заработает ли такая схема? Какие номиналы резисторов следует использовать (подойдёт мой вариант 1 и 1.2 кОм или нужно побольше/поменьше)? Общее расстояние от ножки одной микросхемы до соответсвующей ножки другой с учётом длины проводников не превышает 10 см.

@mShit · 29.10.2014, 01:10

В спецификации на микросхемы наверняка есть данные о ёмкости порта, ёмкость проводников тоже както вычислить можно, ну и посмотреть что выйдет на этих частотах с таким вот RC фильтром. Это грубо но хоть чтото. Считать не буду, надо спать.

@_pv · 29.10.2014, 01:58

Сообщение от kyv

В голову приходит схема с резистивным делителем. Допустим, взять 1.2 кОм и 1 кОм. В таком случае, если ПЛИС подаст свои 3.3В, то они поделятся и получится 1.8. То что нужно. А если USB PHY подаст 1.8В, то они просто пройдут через резистор 1 кОм в ПЛИС без изменения (ну разве что линия данных будет ещё притянута к земле через резистор 1.2 кОм, но тока ножек должно хватить). Вопрос в том, что будет с этим делителем на частоте 60 МГц.

работать не будет причём в обе стороны, 1.8В может немного не хватить для 3.3В входа, а с учётом последовательного килоома и паразитной ёмкости - тем более.
килоомный делитель десяток пФ паразитных емкостей на 60МГц нормально раскачать не сможет.
крутите регулятор у ПЛИС, пусть всё IO будет низковольтным или ставьте нормальные преобразователи уровней.

@//Mt · 29.10.2014, 02:25

влепить что-то вроде ADG3304?

29.10.2014, 09:59

Раз всё так плохо, заказал ADG3247. Конечно, по частоте запас большеват, но мне нравится то, что она 16-битная. Там помимо 8-битной шины данных есть ещё служебные сигнальные линии, а так я одной микросхемой сделаю всё, что нужно. К тому же ей не надо источник 1.8В.

@_pv · 29.10.2014, 11:36

Сообщение от kyv

Раз всё так плохо, заказал ADG3247. Конечно, по частоте запас большеват, но мне нравится то, что она 16-битная. Там помимо 8-битной шины данных есть ещё служебные сигнальные линии, а так я одной микросхемой сделаю всё, что нужно. К тому же ей не надо источник 1.8В.

1.8 в 3.3 он не сделает, как-то работать возможно будет, а может и не будет.

31.10.2014, 22:48

Разве? В даташите есть фраза "... allowing for level translation between 3.3 V
inputs omd 1.8 V outputs".

@_pv · 01.11.2014, 01:02

я про обратно 1.8 -> 3.3

@Sym · 01.11.2014, 01:25

Сообщение от kyv

Вопрос в том, что будет с этим делителем на частоте 60 МГц. Насколько я понимаю, на таких частотах уже будет вовсю проявлятся скин-эффект и влияние индуктивностей проводников. Заработает ли такая схема? Какие номиналы резисторов следует использовать (подойдёт мой вариант 1 и 1.2 кОм или нужно побольше/поменьше)? Общее расстояние от ножки одной микросхемы до соответсвующей ножки другой с учётом длины проводников не превышает 10 см.

На глазок емкость будет около до 60 пф, что с резистором 1000 ом даст задержку 60 нс. Такая RC цепочка сигнал 8 мгц превратит в синусоиду уполовиненной амплиуды, о 60 мгц и речи нет.

Новые блоги и статьи Все статьи Все блоги /
Не удержался от оценки концепции двигателя Стирлинга. Hrethgir 03.04.2025 Сколько не пытался - она выдавала правильные схемы, причём случайно рисовала горячие области в середине, холодные по краям, трубки с краёв в низ и магнит в соединяющей, но при этой выдавала описание. . .	Метод с двумя буферами (или double buffering) или ping-pong buffering Hrethgir 02.04.2025 Из ответов LM модели. Метод, который предполагает использование двух массивов для хранения промежуточных результатов сложения векторов, обычно применяется в сценариях, где необходимо минимизировать. . .	На любовном киберфронте Alexander-7 01.04.2025 Недавно на одном малоизвестном сайте знакомств мною заинтересовалась девушка: «Текст немного странный. Но, судя по адресу почты, иностранка», – подумал я. Поколебавшись пару суток, я ответил ей:. . .	Как работает Node.js изнутри run.dev 29.03.2025 Node. js изменил подход к разработке веб-приложений, позволив использовать JavaScript не только на стороне клиента, но и на сервере. Созданный в 2009 году Райаном Далем, этот открытый,. . .	Моки в Python: Mock Object Library py-thonny 29.03.2025 Тестирование кода требует особого подхода, когда речь идёт о компонентах, взаимодействующих с внешним миром. Мы часто сталкиваемся с непредсказуемостью HTTP-запросов, чтением данных из базы или. . .
JavaScript: Управление памятью и улучшение производительности run.dev 29.03.2025 В отличие от низкоуровневых языков программирования, JavaScript не требует ручного выделения и освобождения памяти. Здесь работает автоматический сборщик мусора, который определяет, какие объекты. . .	Мультитенантная архитектура со SpringBoot и PostgreSQL ArchitectMsa 29.03.2025 SaaS-приложения редко обслуживают одного клиента и обычно они должны поддерживать множество организаций, каждая из которых работает в своём изолированном пространстве. Мультитенантная архитектура. . .	std::span в C++: Производительность и лучшие практики NullReferenced 28.03.2025 std::span — одно из самых недооценённых нововведений стандарта C++20, которое радикально меняет подход к работе с непрерывными последовательностями данных. По сути, это невладеющее представление. . .	Многопоточность в C#: Threadpool UnmanagedCoder 28.03.2025 Пул потоков в C# — это коллекция заранее созданных и готовых к использованию потоков, которые находятся в распоряжении приложения. Вместо того чтобы создавать и уничтожать потоки для каждой небольшой. . .	Вопросы на собеседованиях по микросервисам ArchitectMsa 27.03.2025 Работодатели ищут не просто разработчиков, знающих базовые концепции, а специалистов, разбирающихся в тонкостях масштабирования, отказоустойчивости и производительности. Сейчас на первый план выходят. . .

kyv

	Согласование уровней на высокой частоте 29.10.2014, 00:53. Показов 5051. Ответов 8 Метки нет (Все метки) Имеется микросхема с параллельной двунаправленной 8-битной шиной, работающей на частоте 60 МГц (конкретно - микросхема физического уровня USB с интерфейсом ULPI). Нужно с ней работать с FPGA Ottira Cyclone VI. Проблема в том, что напряжение ввода-вывода для этой микросхемы - 1.8 вольта, а на имеющейся плате с FPGA входы VDDIO всех банков ввода-вывода разведены на стабилизатор 3.3В. Как следствие, FPGA может использовать только это напряжение ввода-вывода. Конечно, можно заказать отдельно ПЛИС, сделать свою плату с ней, однако это займёт много времени. А значит нужно подумать о согласовании уровней. В голову приходит схема с резистивным делителем. Допустим, взять 1.2 кОм и 1 кОм. В таком случае, если ПЛИС подаст свои 3.3В, то они поделятся и получится 1.8. То что нужно. А если USB PHY подаст 1.8В, то они просто пройдут через резистор 1 кОм в ПЛИС без изменения (ну разве что линия данных будет ещё притянута к земле через резистор 1.2 кОм, но тока ножек должно хватить). Вопрос в том, что будет с этим делителем на частоте 60 МГц. Насколько я понимаю, на таких частотах уже будет вовсю проявлятся скин-эффект и влияние индуктивностей проводников. Заработает ли такая схема? Какие номиналы резисторов следует использовать (подойдёт мой вариант 1 и 1.2 кОм или нужно побольше/поменьше)? Общее расстояние от ножки одной микросхемы до соответсвующей ножки другой с учётом длины проводников не превышает 10 см.

@mShit 0 / 0 / 0 Регистрация: 12.08.2012 Сообщений: 1,217
	29.10.2014, 01:10
	В спецификации на микросхемы наверняка есть данные о ёмкости порта, ёмкость проводников тоже както вычислить можно, ну и посмотреть что выйдет на этих частотах с таким вот RC фильтром. Это грубо но хоть чтото. Считать не буду, надо спать. 0

@_pv 0 / 0 / 0 Регистрация: 06.06.2011 Сообщений: 2,514
	29.10.2014, 01:58
	Сообщение от kyv В голову приходит схема с резистивным делителем. Допустим, взять 1.2 кОм и 1 кОм. В таком случае, если ПЛИС подаст свои 3.3В, то они поделятся и получится 1.8. То что нужно. А если USB PHY подаст 1.8В, то они просто пройдут через резистор 1 кОм в ПЛИС без изменения (ну разве что линия данных будет ещё притянута к земле через резистор 1.2 кОм, но тока ножек должно хватить). Вопрос в том, что будет с этим делителем на частоте 60 МГц. работать не будет причём в обе стороны, 1.8В может немного не хватить для 3.3В входа, а с учётом последовательного килоома и паразитной ёмкости - тем более. килоомный делитель десяток пФ паразитных емкостей на 60МГц нормально раскачать не сможет. крутите регулятор у ПЛИС, пусть всё IO будет низковольтным или ставьте нормальные преобразователи уровней. 0

@//Mt 0 / 0 / 0 Регистрация: 20.06.2010 Сообщений: 454
	29.10.2014, 02:25
	влепить что-то вроде ADG3304? 0

kyv
	29.10.2014, 09:59
	Раз всё так плохо, заказал ADG3247. Конечно, по частоте запас большеват, но мне нравится то, что она 16-битная. Там помимо 8-битной шины данных есть ещё служебные сигнальные линии, а так я одной микросхемой сделаю всё, что нужно. К тому же ей не надо источник 1.8В.

@_pv 0 / 0 / 0 Регистрация: 06.06.2011 Сообщений: 2,514
	29.10.2014, 11:36
	Сообщение от kyv Раз всё так плохо, заказал ADG3247. Конечно, по частоте запас большеват, но мне нравится то, что она 16-битная. Там помимо 8-битной шины данных есть ещё служебные сигнальные линии, а так я одной микросхемой сделаю всё, что нужно. К тому же ей не надо источник 1.8В. 1.8 в 3.3 он не сделает, как-то работать возможно будет, а может и не будет. 0

kyv
	31.10.2014, 22:48
	Разве? В даташите есть фраза "... allowing for level translation between 3.3 V inputs omd 1.8 V outputs".

@_pv 0 / 0 / 0 Регистрация: 06.06.2011 Сообщений: 2,514
	01.11.2014, 01:02
	я про обратно 1.8 -> 3.3 0

@Sym 1 / 1 / 0 Регистрация: 16.12.2016
	01.11.2014, 01:25
	Сообщение от kyv Вопрос в том, что будет с этим делителем на частоте 60 МГц. Насколько я понимаю, на таких частотах уже будет вовсю проявлятся скин-эффект и влияние индуктивностей проводников. Заработает ли такая схема? Какие номиналы резисторов следует использовать (подойдёт мой вариант 1 и 1.2 кОм или нужно побольше/поменьше)? Общее расстояние от ножки одной микросхемы до соответсвующей ножки другой с учётом длины проводников не превышает 10 см. На глазок емкость будет около до 60 пф, что с резистором 1000 ом даст задержку 60 нс. Такая RC цепочка сигнал 8 мгц превратит в синусоиду уполовиненной амплиуды, о 60 мгц и речи нет. 0