PLL выдает не ту частоту, что требуется (STM32F103C8T6)

#include "stm32f10x.h"
 
 
void init_HS_Ext(void)              //настройка тактирования от внешнего кварца
{
    FLASH->ACR |= FLASH_ACR_LATENCY;
    RCC->CR|=RCC_CR_HSEON;
    while (!(RCC->CR & RCC_CR_HSERDY));
    //RCC->CFGR |= RCC_CFGR_PLLXTPRE_HSE;                       //Пределитель PLL на 1, то есть без изменений.
    //RCC->CFGR |= RCC_CFGR_PLLMULL10;                          //PLL умножаем на 10
    //RCC->CR|=RCC_CR_PLLON;                                                //Включить PLL 
    //while (!(RCC->CR & RCC_CR_PLLRDY));                       //и подождать, пока она стабилизируется
    RCC->CFGR &=~RCC_CFGR_SW;                                           //сброс переключателя SW, на всякий случай.
    RCC->CFGR |= RCC_CFGR_SW_HSE;                                   //Переключить на HSE (pll)
    RCC->CFGR |= RCC_CFGR_HPRE_DIV1;                            //AHB prescaler
    RCC->CFGR |= RCC_CFGR_PPRE1_DIV2;                           //APB1 prescaler
    RCC->CFGR |= RCC_CFGR_PPRE2_DIV1;                           //APB2 prescaler 
}
 
 void UART1_Init(void)
{
            RCC->APB2ENR    |= RCC_APB2ENR_USART1EN;    //Включаем тактирование на USART1
            USART1->BRR = 480;                                      //устанавливаем битрейт для 9600 //1920
            RCC->APB2ENR |= RCC_APB2ENR_IOPAEN;         //подаем тактирование на порт А, при инициализации UART2 этого делать уже не надо
            GPIOA->CRH |= GPIO_CRH_MODE9;                       //Выход с максимальной частотой 50Мгц*/
    GPIOA->CRH |= GPIO_CRH_CNF9_1;         // Tx CNF - 10: Альтернативная фукция, выход, подтяжка
     /*Rx,Tx setup GPIOA->CRH = 0x000004B0*/
            GPIOA->CRH &= ~(GPIO_CRH_CNF9_0);
 
            GPIOA->CRH &= ~(GPIO_CRH_MODE10);  // Rx Mode 00 Вход (reset state)
            GPIOA->CRH |= GPIO_CRH_CNF10_0;    // Rx CNF  01 Висит в воздухе (reset state)
     
            USART1->CR1  |= USART_CR1_UE | USART_CR1_TE | USART_CR1_RE | USART_CR1_RXNEIE | USART_CR1_IDLEIE; // TX ON, RX ON
            USART1->CR2 = 0;
            USART1->CR3 = 0;
            NVIC_EnableIRQ (USART1_IRQn);                       //разрешить прерывания от USART1
            __enable_irq ();                                                //разрешить глобальные прерывания
}
 
void GPIO_Init (void)
{
    RCC->APB2ENR |= RCC_APB2ENR_IOPCEN;
    GPIOC->CRH |= GPIO_CRH_MODE15_1;
    GPIOC->CRH &=~(GPIO_CRH_CNF15_0 | GPIO_CRH_CNF15_1);        //CNF[01]
}   
 
 
 
int main(void)
{
    
    init_HS_Ext();
    GPIO_Init();
    UART1_Init();
    int i;
    while(1)
    {
    GPIOC->BSRR |= GPIO_BSRR_BS15;
    USART1->DR = 'M';
    for(i=0; i<0x40000; i++);
    GPIOC->BRR |= GPIO_BRR_BR15;
    for(i=0; i<0x40000; i++);
    }
    
}

void SysClock_Config (void)              // System Clock Configuration for 16 MHz.
{
  RCC_Reset();                 // Сброс конфиг. модуля RCC до состояния по умолчанию.
  RCC -> CFGR |= RCC_CFGR_HPRE_Div1;     // Предделитель AHB (системной частоты).
  RCC -> CFGR |= RCC_CFGR_PPRE1_Div1;    // Предделитель APB1 PCLK1 = 16 MHz.
  RCC -> CFGR |= RCC_CFGR_PLLSRC_HSE;    // Вход для PLL: HSI или HSE.
  RCC -> CFGR |= RCC_CFGR_PLLXTPRE_Div1; // Делитель HSE для PLL (8 MHz).
  RCC -> CFGR &= RCC_CFGR_PLLMUL_Mul2;   // Множитель PLL: HSE*2 = 16 MHz.
  
  RCC -> CR |= RCC_CR_HSEON;             // Включить внешний кварцевый резонатор.
  while (!(RCC -> CR & RCC_CR_HSERDY));  // Ждать готовность генератора.
  
  RCC -> CR |= RCC_CR_PLLON;             // Включить PLL.
  while (!(RCC -> CR & RCC_CR_PLLRDY));  // Ждать готовность PLL.
  
  RCC -> CFGR |= RCC_CFGR_SW_PLL;        // Сделать источник PLL системным.
  RCC -> CR &= ~RCC_CR_HSION;            // Выключить внутренний генератор.
  
  RCC -> AHBENR  |= RCC_AHBENR_SRAMEN;   // Вкл. тактирование памяти.
  RCC -> APB2ENR |= RCC_APB2ENR_TIM1EN;  //| RCC_APB2ENR_USART1EN);
  RCC -> APB1ENR |= (RCC_APB1ENR_BKPEN | //RCC_APB1ENR_PWREN | RCC_APB1ENR_SPI2EN |
                     RCC_APB1ENR_TIM4EN | RCC_APB1ENR_TIM3EN | //RCC_APB1ENR_I2C2EN |
                     RCC_APB1ENR_TIM2EN);
}

#elif defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || defined (STM32F10X_HD_VL)

STM32F10X_MD

#if !defined (STM32F10X_LD) && !defined (STM32F10X_LD_VL) && !defined (STM32F10X_MD) && !defined (STM32F10X_MD_VL) && !defined (STM32F10X_HD) && !defined (STM32F10X_HD_VL) && !defined (STM32F10X_XL) && !defined (STM32F10X_CL)
  /* #define STM32F10X_LD */     /*!< STM32F10X_LD: STM32 Low density devices */
  /* #define STM32F10X_LD_VL */  /*!< STM32F10X_LD_VL: STM32 Low density Value Line devices */
  #define STM32F10X_MD      /*!< STM32F10X_MD: STM32 Medium density devices */
  /* #define STM32F10X_MD_VL */  /*!< STM32F10X_MD_VL: STM32 Medium density Value Line devices */
  /* #define STM32F10X_HD */     /*!< STM32F10X_HD: STM32 High density devices */
  /* #define STM32F10X_HD_VL */  /*!< STM32F10X_HD_VL: STM32 High density value line devices */
  /* #define STM32F10X_XL */     /*!< STM32F10X_XL: STM32 XL-density devices */
  /* #define STM32F10X_CL */     /*!< STM32F10X_CL: STM32 Connectivity line devices */
#endif